基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
为了减少三维IP(Intellectual Property)核绑定前和绑定后的测试总时间,提出了一种测试外壳扫描链优化方法。方法首先将三维IP核的所有扫描元素投影到一个平面上,用BFD算法将扫描元素分配到各条测试外壳扫描链,以减少绑定后的测试时间。再用提出的AL(Allocate Layer)算法将扫描元素分配到各层电路中,使得绑定前各条测试外壳扫描链的长度也能够平衡,以减少绑定前的测试时间和TSVs数量,并且AL算法能够使得各层电路所含的扫描元素总长度也尽可能的相等。实验结果表明,与国际上已有的方法相比,所提方法绑定前和绑定后的测试总时间减少了3.17%~38.18%,并且三维IP核各层电路所含的扫描元素总长度更加均衡。
推荐文章
引入IP核的三维FPGA结构研究
三维现场可编程门阵列
IP核
堆叠层数
三维开关盒
基于猴群算法的3D NoC IP核测试优化方法
三维片上网络
IP核测试优化
猴群算法
用内建自测试(BIST)方法测试IP核
IP核
内建自测试BIST
测试外壳(wrapper)
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 三维IP核绑定前后总测试时间的优化方法
来源期刊 计算机工程与应用 学科 工学
关键词 三维IP核 测试外壳扫描链 绑定前测试时间 绑定后测试时间
年,卷(期) 2016,(22) 所属期刊栏目 理论与研发
研究方向 页码范围 44-48,54
页数 6页 分类号 TP303
字数 4722字 语种 中文
DOI 10.3778/j.issn.1002-8331.1412-0164
五维指标
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (39)
共引文献  (43)
参考文献  (6)
节点文献
引证文献  (2)
同被引文献  (4)
二级引证文献  (1)
1979(1)
  • 参考文献(0)
  • 二级参考文献(1)
1981(1)
  • 参考文献(0)
  • 二级参考文献(1)
1986(1)
  • 参考文献(0)
  • 二级参考文献(1)
1995(1)
  • 参考文献(0)
  • 二级参考文献(1)
1996(1)
  • 参考文献(0)
  • 二级参考文献(1)
1998(1)
  • 参考文献(0)
  • 二级参考文献(1)
1999(1)
  • 参考文献(0)
  • 二级参考文献(1)
2000(2)
  • 参考文献(0)
  • 二级参考文献(2)
2001(3)
  • 参考文献(0)
  • 二级参考文献(3)
2002(3)
  • 参考文献(1)
  • 二级参考文献(2)
2003(4)
  • 参考文献(0)
  • 二级参考文献(4)
2004(3)
  • 参考文献(0)
  • 二级参考文献(3)
2005(4)
  • 参考文献(1)
  • 二级参考文献(3)
2007(2)
  • 参考文献(0)
  • 二级参考文献(2)
2009(3)
  • 参考文献(0)
  • 二级参考文献(3)
2010(4)
  • 参考文献(0)
  • 二级参考文献(4)
2011(6)
  • 参考文献(1)
  • 二级参考文献(5)
2012(4)
  • 参考文献(3)
  • 二级参考文献(1)
2016(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2017(1)
  • 引证文献(1)
  • 二级引证文献(0)
2018(1)
  • 引证文献(1)
  • 二级引证文献(0)
2019(1)
  • 引证文献(0)
  • 二级引证文献(1)
研究主题发展历程
节点文献
三维IP核
测试外壳扫描链
绑定前测试时间
绑定后测试时间
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
计算机工程与应用
半月刊
1002-8331
11-2127/TP
大16开
北京619信箱26分箱
82-605
1964
chi
出版文献量(篇)
39068
总下载数(次)
102
总被引数(次)
390217
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导