原文服务方: 微电子学与计算机       
摘要:
本文基于IEEE标准设计了一种通用的、低成本的嵌入式IP核测试方法.该方法通过仅重新定义待测IP的端口数量和名称,即可完成各种数字IP核测试电路设计以及集成,该方法支持IEEE1500标准中的所定义的全部11条通用指令所对应的工作模式,以此来提供丰富的IP核测试控制以及观测模式;测试软件兼容符合IEEE1687的测试数据,可做到无需修改测试图形文件即可自动完成测试、提取诊断信息.为了验证本方法的有效性,我们在FPGA上实现并测试了多种异构IP核和大量的同构IP核,在整个测试过程中,该测试方法在保证支持国际主流测试标准、具有较高的测试自动化程度的同时,利用其通用性简化了数字IP核的测试集成和复用过程.
推荐文章
嵌入式SoC中PWM IP核的设计实现
片上系统
IP核
脉冲宽度调制
回放
发音
SoC与嵌入式系统
SoC
应用
发展
SoC嵌入式flash存储器的内建自测试设计
片上系统
嵌入式flash存储器
内建自测试
封装器
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 SOC嵌入式数字IP核通用测试方法
来源期刊 微电子学与计算机 学科
关键词 IEEE1500 IEEE1687 IP核测试 RAM
年,卷(期) 2019,(2) 所属期刊栏目
研究方向 页码范围 26-30
页数 5页 分类号 TN47
字数 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 王健 复旦大学专用集成电路和系统国家重点实验室 145 835 15.0 20.0
2 马昕煜 复旦大学专用集成电路和系统国家重点实验室 1 3 1.0 1.0
3 徐瀚洋 复旦大学专用集成电路和系统国家重点实验室 1 3 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (2)
节点文献
引证文献  (3)
同被引文献  (12)
二级引证文献  (2)
2010(1)
  • 参考文献(1)
  • 二级参考文献(0)
2012(1)
  • 参考文献(1)
  • 二级参考文献(0)
2019(3)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(2)
  • 二级引证文献(1)
2019(3)
  • 引证文献(2)
  • 二级引证文献(1)
2020(2)
  • 引证文献(1)
  • 二级引证文献(1)
研究主题发展历程
节点文献
IEEE1500
IEEE1687
IP核测试
RAM
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
微电子学与计算机
月刊
1000-7180
61-1123/TN
大16开
1972-01-01
chi
出版文献量(篇)
9826
总下载数(次)
0
总被引数(次)
59060
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导