基于TSV绑定的三维芯片测试优化策略

• 作者: 白宇 神克乐 虞志刚
• 来源期刊: 电子学报
• 学科: 工学
• 关键词: SoC测试 3D SoC 测试优化 测试成本
• 年，卷（期）: 2016,（1）
• 所属期刊栏目: 学术论文
• 页码范围: 155-159
• 页数: 5页
• 分类号: TP391.76|TN407
• 字数: 3858字
• 语种: 中文
• DOI: 10.3969/j.issn.0372-2112.2016.01.023

摘要

本文提出一种三维片上系统(3D SoC)的测试策略,针对硅通孔(TSV,Through Silicon Vias)互连技术的3D SoC绑定中和绑定后的测试进行优化,由于测试时间和用于测试的TSV数目都会对最终的测试成本产生很大的影响,本文的优化策略在有效降低测试时间的同时,还可以控制测试用的TSV数目,从而降低了测试成本.实验结果表明,本文的测试优化策略与同类仅考虑降低测试时间的策略相比,可以进一步降低约20％的测试成本.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	白宇	清华大学软件学院	11	71	6.0	8.0
2	神克乐	清华大学计算机系	3	17	2.0	3.0
3	虞志刚	清华大学计算机系	3	35	3.0	3.0