FPGA运行时重构的延迟隐藏机制研究与实现

• 作者: 刘伟 吴东 周浩杰 柴志雷 柴镇
• 来源期刊: 微电子学与计算机
• 关键词: FPGA 运行时重构 延迟 开发方式
• 年，卷（期）: 2016,（8）
• 页码范围: 40-44,49
• 页数: 6页
• 分类号: TP302.1
• 语种: 中文

摘要

设计并实现了一种FPGA运行时重构的延迟隐藏机制，通过在FPGA中进行页面管理、缓存架构设计、缓存策略研究，在多个任务运行时调度中，可以对用户隐藏BIT 文件配置的延迟，提高了总体运行效率。从而使FP‐GA具备了和GPU一样的用户模式，为FPGA更广泛地用于计算领域提供了技术思路。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	柴志雷	江南大学物联网工程学院	61	462	10.0	20.0
3	吴东		22	23	3.0	4.0
4	柴镇	江南大学物联网工程学院	3	3	1.0	1.0
5	刘伟	江南大学物联网工程学院	17	111	6.0	10.0
6	周浩杰		3	2	1.0	1.0