3D芯片绑定中测试绑定次序对成本的影响

• 作者: 任福继 方芳 朱侠 王伟 秦振陆 郭二辉
• 来源期刊: 电子学报
• 学科: 工学
• 关键词: 丢弃成本 成本模型 绑定次序 绑定中测试 测试次数优化
• 年，卷（期）: 2017,（9）
• 所属期刊栏目: 学术论文
• 页码范围: 2263-2271
• 页数: 9页
• 分类号: TN405
• 字数: 8801字
• 语种: 中文
• DOI: 10.3969/j.issn.0372-2112.2017.09.030

摘要

针对3D SICs(3D Stacked Integrated Circuits,三维堆叠集成电路)在多次绑定影响下的成本估算问题,现有的方法忽略了实际中经常发生的丢弃成本,从而使得理论的测试技术不能很好的应用于实际生产.本文根据绑定中测试的特点,提出了一种协同考虑绑定成功率与丢弃成本的3D SICs理论总成本模型.基于该模型,提出了一种3DSICs最优绑定次序的搜索算法.最后,进一步提出了减少绑定中测试次数的方法,实现了“多次绑定、一次测试”,改进了传统绑定中测试“一绑一测”的方式.实验结果表明,本文提出的成本模型更贴近于实际生产现状,最优绑定次序、最优绑定中测试次数可以更加有效指导3D芯片的制造.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王伟		162	1275	18.0	27.0
3	方芳		34	197	8.0	13.0
4	郭二辉		11	11	2.0	3.0
7	秦振陆		1	0	0.0	0.0
11	朱侠		2	1	1.0	1.0