拆分粒度对FPGA可拆分逻辑结构性能的影响

• 作者: 徐宇 杨海钢 杨立群 林郁 江政泓 黄娟 黄志洪
• 来源期刊: 太赫兹科学与电子信息学报
• 学科: 工学
• 关键词: 现场可编程门阵列 可拆分逻辑 查找表(LUT) 可拆分因子
• 年，卷（期）: 2017,（2）
• 所属期刊栏目: 微电子、微系统与物理电子学
• 页码范围: 307-312
• 页数: 6页
• 分类号: TN47
• 字数: 2877字
• 语种: 中文
• DOI: 10.11805/TKYDA201702.0307

摘要

可编程逻辑块是现场可编程门阵列(FPGA)的核心组成部分(主要由查找表(LUT)和寄存器构成),它的内部结构设计一直是研究的重要方向.可拆分逻辑结构给电路实现带来了灵活性.本文以6-LUT作为研究对象,从拆分粒度的角度出发,研究不同的可拆分因子(N=1,2,3,4)对电路性能带来的影响.仿真实验基于开源的FPGA CAD工具(ABC和VPR)和VPR测试电路集,实验结果表明:a)不同可拆分因子对电路关键路径延时影响不大;b)可拆分因子为2时,电路使用资源的面积和面积-延时积均最小,呈现更好的性能.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	杨海钢	中国科学院电子学研究所	134	485	10.0	15.0
2	黄娟	中国科学院电子学研究所	28	284	8.0	16.0
3	黄志洪	中国科学院电子学研究所	16	24	3.0	4.0
4	江政泓	中国科学院电子学研究所	4	2	1.0	1.0
5	林郁	中国科学院电子学研究所	14	20	3.0	3.0
6	徐宇	中国科学院电子学研究所	17	16	3.0	3.0
10	杨立群	中国科学院电子学研究所	8	44	3.0	6.0