一种支持高效加法的FPGA嵌入式DSP IP设计

• 作者: 丁健 杨海钢 王楠 黄志洪
• 来源期刊: 太赫兹科学与电子信息学报
• 学科: 工学
• 关键词: 现场可编程逻辑门阵列(FPGA) 嵌入式DSP 加法运算 乘法旁路器 符号位扩展
• 年，卷（期）: 2017,（5）
• 所属期刊栏目: 微电子、微系统与物理电子学
• 页码范围: 867-873
• 页数: 7页
• 分类号: TN914.42
• 字数: 2914字
• 语种: 中文
• DOI: 10.11805/TKYDA201705.0867

摘要

提出了一种支持可变位宽高效加法的现场可编程逻辑门阵列(FPGA)嵌入式数字信号处理(DSP)单元知识产权(IP)硬核结构,相比于 Altera公司的 Stratix-III DSP结构,基于本文提出的优化结构可以更高效地实现加法、乘加以及累加等多种应用.利用软件对不同数据类型和位宽的输入实现数据预处理,减小了硬件资源的开销,并进一步提升了电路性能.同时在 DSP 结构中加入了乘法旁路器和二级符号位扩展的加法电路,在减小 DSP 实现面积的同时,支持超高位宽、高速的流水线型加法运算,扩展了 DSP 的应用范围.采用 TSMC 55 nm 标准 CMOS 工艺设计并完成了所提出的 DSP IP核的电路实现,可实现包括72位可变位宽加法及36位可变位宽乘法等在内的9种运算模式.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	丁健	中国科学院电子学研究所	63	1104	19.0	31.0
2	王楠	中国科学院电子学研究所	81	507	12.0	19.0
6	杨海钢	中国科学院电子学研究所	134	485	10.0	15.0
10	黄志洪	中国科学院电子学研究所	16	24	3.0	4.0