基于MCML的鉴相器设计

• 作者: 杨健 梁蓓 王光
• 来源期刊: 中小企业管理与科技
• 学科: 工学
• 关键词: MCML 鉴相器 高速 低功耗
• 年，卷（期）: 2017,（14）
• 所属期刊栏目: 新技术应用与实践
• 页码范围: 147-149
• 页数: 3页
• 分类号: TN402
• 字数: 1985字
• 语种: 中文

摘要

论文设计了MCML反相器和带复位端的锁存器逻辑电路,基于SMIC 0.18标准CMOS工艺库,用HSpice对所设计的逻辑电路进行了仿真.用所设计的MCML逻辑单元设计了鉴相器模块,并进行了仿真.结果表明,与传统的CMOS鉴相器相比,所设计的鉴相器在1GB/s时钟信号、电源电压为1.8V的条件下功耗为1.648mW,有较小的死区和较高的精度.所设计的鉴相器可以用于高速全数字锁相环的设计.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	梁蓓	贵州大学大数据与信息工程学院	35	89	5.0	7.0
3	王光	贵州大学大数据与信息工程学院	1	0	0.0	0.0
7	杨健		3	5	2.0	2.0