基于超混沌的伪随机数发生器的FPGA设计

• 作者: 万彰凯 胡玉庆 齐国元
• 来源期刊: 天津工业大学学报
• 学科: 工学
• 关键词: 超混沌 VerilogHDL 伪随机数 发生器 FPGA NIST测试
• 年，卷（期）: 2018,（1）
• 所属期刊栏目: 电子信息与自动化
• 页码范围: 62-67
• 页数: 6页
• 分类号: TP301.6
• 字数: 4202字
• 语种: 中文
• DOI: 10.3969/j.issn.1671-024x.2018.01.011

摘要

针对基于超混沌的伪随机数发生器占用资源高、迭代次数多等问题,设计了一种基于Qi超混沌系统的单精度浮点数伪随机数发生器.采用分时复用的思想以节省系统资源占用,并且利用高维混沌及计算机浮点数格式的特点,可以有效地减少系统迭代次数.采用Verilog HDL、模块化设计思想实现了超混沌系统的设计.仿真结果表明:本设计占用资源少,仅占4947个逻辑单元;伪随机序列生成速率最高可为23.8 Mbps;给出了在Cyclone IV ep4ce15f17c8开发平台实现结果,并且NIST统计测试结果表明该伪随机数发生器产生的伪随机序列能够通过15项测试.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	齐国元	天津工业大学电气工程与自动化学院	4	11	2.0	3.0
2	胡玉庆	天津工业大学电气工程与自动化学院	3	11	2.0	3.0
3	万彰凯	天津工业大学电气工程与自动化学院	3	11	2.0	3.0