基于FPGA实现TDC的布局布线优化方法研究

• 作者: 刘音华 尹文芹 施韶华 李孝辉
• 来源期刊: 时间频率学报
• 学科: 地球科学
• 关键词: FPGA 布局布线 逻辑锁定 反标注 TDC
• 年，卷（期）: 2018,（1）
• 页码范围: 27-36
• 页数: 10页
• 分类号: P127.1+1
• 字数: 3259字
• 语种: 中文
• DOI: 10.13875/j.issn.1674-0637.2018-01-0027-10

摘要

时间数字转换器TDC,作为一种高分辨率的时间间隔测量设备,广泛应用于现代电子系统.基于可编程逻辑门阵列FPGA实现时间数字转换器,具有灵活稳定、高速度、低成本的特点,成为了目前研制时间间隔测量计数器的热门方案.采用该方法实现时间数字转换器, 其设计分辨率是由内部的加法进位链决定的.如何对FPGA中实现的加法进位链的布局布线进行优化,就成为决定时间数字转换器设计分辨率的关键问题.文章采用阿尔特拉(Altera)公司的FPGA器件实现时间数字转换器,使用Quartus Ⅱ软件进行布局布线设计,并针对上述问题在开发过程中提出解决方法.同时根据Quartus Ⅱ开发软件的不同版本,分别提出相应软件的布局布线优化方法.测试表明,通过对进位链的布局布线进行优化可以实现100.3 ps测量分辨率的时间数字转换器.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	刘音华	中国科学院国家授时中心	11	15	3.0	3.0
10	施韶华	中国科学院国家授时中心	10	118	5.0	10.0
19	尹文芹	中国科学院国家授时中心	1	4	1.0	1.0