1Gbit/s QC-LDPC码译码结构的设计

• 作者: 李亚云 谢跃雷 陈紫强 黄志成
• 来源期刊: 桂林电子科技大学学报
• 学科: 工学
• 关键词: 准循环奇偶校验 部分并行译码结构 子矩阵
• 年，卷（期）: 2018,（2）
• 页码范围: 92-96
• 页数: 5页
• 分类号: TN911.22
• 字数: 4098字
• 语种: 中文
• DOI: 10.3969/j.issn.1673-808X.2018.02.002

摘要

为了提高准循环奇偶校验(QC-LDPC)码的译码速率,提出一种改进的部分并行QC-LDPC译码结构(IPPD).根据QC-LDPC校验矩阵的特点,对子矩阵进行平均分层,采用部分并行译码结构加快译码迭代速度.实验仿真采用IEEE802.16e中码长为864、码率为0.5的QC-LDPC码进行验证.实验结果表明,当最大迭代次数为15、系统时钟频率为107 MHz时,该译码结构的吞吐率可达1 Gbit/s.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	谢跃雷	桂林电子科技大学认知无线电与信息处理省部共建教育部重点实验室	56	180	7.0	10.0
2	陈紫强	桂林电子科技大学认知无线电与信息处理省部共建教育部重点实验室	45	131	7.0	9.0
3	黄志成	桂林电子科技大学认知无线电与信息处理省部共建教育部重点实验室	2	1	1.0	1.0
4	李亚云	桂林电子科技大学认知无线电与信息处理省部共建教育部重点实验室	2	4	1.0	2.0