基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
由于解复用电路中从高速的串行数据中恢复出来的不同类型的数据只是按照顺序以各自的bit宽度重新放置[1],并没有按照正确的帧格式字节对齐,导致后续电路无法直接使用这样的数据进行后续处理[2].为了解决这一问题,设计了解复用处理电路中的成帧器模块.通过仿真验证了该成帧器的正确性,实验结果表明,该电路能够准确地完成帧头字符定位检测[3~4].
推荐文章
基于MPC8245的通用处理器模块的设计
PCI
I2C
PLL
PIC
SDRAM
大端模式
低速率语音编解码专用处理器设计
声码器
专用处理器
软硬件协同设计
可重构专用处理器周期精确建模
可重构专用处理器
SystemC
周期精确模型
帧同步电路的VerilogHDL设计
帧同步
巴克码
verilogHDL
软核
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 解复用处理电路中成帧器模块的设计与仿真
来源期刊 计算机与数字工程 学科 工学
关键词 关键字解复用电路 成帧器 帧头字符定位
年,卷(期) 2018,(8) 所属期刊栏目 工程实践
研究方向 页码范围 1664-1667
页数 4页 分类号 TN929
字数 1374字 语种 中文
DOI 10.3969/j.issn.1672-9722.2018.08.036
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 乔成芳 商洛学院电子信息与电气工程学院 19 14 2.0 2.0
2 韩美林 商洛学院电子信息与电气工程学院 24 21 2.0 4.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (3)
共引文献  (11)
参考文献  (12)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
2001(1)
  • 参考文献(0)
  • 二级参考文献(1)
2003(1)
  • 参考文献(1)
  • 二级参考文献(0)
2006(1)
  • 参考文献(0)
  • 二级参考文献(1)
2008(2)
  • 参考文献(2)
  • 二级参考文献(0)
2010(3)
  • 参考文献(3)
  • 二级参考文献(0)
2011(2)
  • 参考文献(2)
  • 二级参考文献(0)
2014(2)
  • 参考文献(1)
  • 二级参考文献(1)
2015(3)
  • 参考文献(3)
  • 二级参考文献(0)
2018(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
关键字解复用电路
成帧器
帧头字符定位
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
计算机与数字工程
月刊
1672-9722
42-1372/TP
大16开
武汉市东湖新技术开发区凤凰产业园藏龙北路1号
1973
chi
出版文献量(篇)
9945
总下载数(次)
28
总被引数(次)
47579
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导