混合忆阻器-CMOS逻辑运算的优化设计研究

• 作者: 冯朝文 危波 杨晓阔 白鹏
• 来源期刊: 计算机技术与发展
• 学科: 工学
• 关键词: 混合忆阻器-CMOS 逻辑门 信号衰减 全加器 暂态响应
• 年，卷（期）: 2019,（12）
• 所属期刊栏目: 智能、算法、系统工程
• 页码范围: 44-48,54
• 页数: 6页
• 分类号: TN4
• 字数: 3831字
• 语种: 中文
• DOI: 10.3969/j.issn.1673-629X.2019.12.008

摘要

基于混合忆阻器-CMOS设计成的典型逻辑门在输出端的忆阻器存在泄露电流,导致运算输出信号幅度产生衰减,引起多级互联电路逻辑运算混乱甚至出错.为了解决这一难题,文中提出采用变形逻辑运算表达式,以CMOS反相器可实现的"非"逻辑操作完成输出端信号传递这一方案,改进了电路运算设计结构但不改变电路运算的复杂度.进而以"异或"、"异或非"逻辑门和一位全加器为例,以理论分析、新电路结构设计和PSpice软件模拟仿真三者共同验证了该方案的有效性.研究结果表明,该方案很好地解决了级间连接忆阻器的泄露电流,有效降低了逻辑运算信号的衰减现象,且改进设计的电路逻辑功能正确,运算准确性得到提高,输出信号低电平近似为0 V,高电平达1.8 V,均接近理想值,有利于实现新型高性能复杂逻辑运算的设计、开发和大规模集成应用.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	白鹏	空军工程大学基础部	28	228	8.0	14.0
2	杨晓阔	空军工程大学基础部	45	108	6.0	8.0
3	冯朝文	空军工程大学基础部	36	108	6.0	8.0
4	危波	空军工程大学基础部	8	3	1.0	1.0