一种二进制缩放重组电容加权SAR ADC

• 作者: 张钊锋 曲维越 梅年松
• 来源期刊: 微电子学与计算机
• 关键词: 二进制缩放重组 电容加权 逐次逼近型模数转换器 低功耗
• 年，卷（期）: 2020,（6）
• 页码范围: 24-29
• 页数: 6页
• 分类号: TN
• 语种: 中文

摘要

基于TSMC 180 nm CMOS工艺,设计了一款12位100 KS/s低功耗逐次逼近型模数转换器(SAR ADC).为克服高精度下比较器失调与参考电压抖动对SAR ADC性能的影响,采用二进制缩放重组的方法实现电容加权,提高了SAR ADC的性能.与传统冗余校准技术相比,在未增加额外的冗余电容的情况下实现了校准的功能,并且保证了输入信号的摆幅.另外,采用低功耗开关切换方式、动态比较器和动态SAR逻辑有效降低了功耗.仿真结果表明,在0.7V电源电压下,采样率为100KS/s时,SAR ADC的有效位数为11.79 bit,功耗只有0.95 μW,FOM值仅2.68 fJ/conv.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张钊锋	中国科学院上海高等研究院	23	34	3.0	4.0
2	梅年松	中国科学院上海高等研究院	9	15	2.0	3.0
3	曲维越	中国科学院大学微电子学院	1	0	0.0	0.0