基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
实现了面向宇航应用的高可靠SoC异常处理系统软硬件设计.为提高可靠性,将处理器及异常处理系统寄存器进行冗余设计,对SoC片上SRAM及各外设存储模块引入EDAC检错/纠错(纠一检二)机制.采用中断控制器统一管理众多的外设中断请求,对数据/指令的EDAC校验一位错和二位错异常,引入不同的硬件处理机制.一位错可通过EDAC逻辑纠正,不影响处理器正常运行,通过中断控制器以异步异常方式处理;二位错不能被EDAC逻辑纠正,影响处理器指令执行,通过总线反馈信号以精确同步异常方式处理,保证了异常响应的效率和系统可靠性.仿真验证结果表明,该异常处理系统可正确处理SoC众多外设和处理器内部异常.本文中的设计方法对高可靠处理器异常处理系统设计具有一定的参考价值.
推荐文章
SoC实时信号处理系统中的存储系统设计
SoC
IC
DDR存储系统
实时信号处理系统
一种高可靠SoC芯片的系统级设计方法
系统级芯片
三模冗余
错误检测和纠正
电子系统级设计
高可靠
基于SoC的实时信号处理系统中存储系统的容错设计
SoC
EDAC
DDR存储系统
实时信号处理系统
容错纠错自适应
二级冗余
一种高可靠宇航控制器设计及可靠性评估
8051 核
宇航FPGA
单粒子翻转
三模冗余
回读刷新
可靠性
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 面向宇航应用的高可靠SoC异常处理系统设计
来源期刊 空间控制技术与应用 学科 工学
关键词 宇航应用 高可靠SoC 中断 异常处理
年,卷(期) 2020,(3) 所属期刊栏目 论文与报告
研究方向 页码范围 78-82
页数 5页 分类号 TP3
字数 2629字 语种 中文
DOI 10.3969/j.issn.1674-1579.2020.03.012
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 赵云富 5 15 2.0 3.0
2 高瑛珂 5 0 0.0 0.0
3 梁贤赓 4 0 0.0 0.0
4 孙川川 2 0 0.0 0.0
5 李圣龙 2 0 0.0 0.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (33)
共引文献  (4)
参考文献  (7)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
1950(1)
  • 参考文献(1)
  • 二级参考文献(0)
1969(1)
  • 参考文献(0)
  • 二级参考文献(1)
1973(1)
  • 参考文献(0)
  • 二级参考文献(1)
1986(1)
  • 参考文献(0)
  • 二级参考文献(1)
1989(1)
  • 参考文献(0)
  • 二级参考文献(1)
1993(2)
  • 参考文献(0)
  • 二级参考文献(2)
1994(1)
  • 参考文献(0)
  • 二级参考文献(1)
1995(2)
  • 参考文献(0)
  • 二级参考文献(2)
1996(1)
  • 参考文献(0)
  • 二级参考文献(1)
1998(1)
  • 参考文献(0)
  • 二级参考文献(1)
2002(3)
  • 参考文献(0)
  • 二级参考文献(3)
2003(1)
  • 参考文献(0)
  • 二级参考文献(1)
2004(2)
  • 参考文献(1)
  • 二级参考文献(1)
2005(1)
  • 参考文献(0)
  • 二级参考文献(1)
2006(4)
  • 参考文献(1)
  • 二级参考文献(3)
2007(2)
  • 参考文献(0)
  • 二级参考文献(2)
2008(3)
  • 参考文献(0)
  • 二级参考文献(3)
2011(3)
  • 参考文献(1)
  • 二级参考文献(2)
2012(2)
  • 参考文献(1)
  • 二级参考文献(1)
2015(2)
  • 参考文献(0)
  • 二级参考文献(2)
2016(3)
  • 参考文献(0)
  • 二级参考文献(3)
2018(2)
  • 参考文献(2)
  • 二级参考文献(0)
2020(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
宇航应用
高可靠SoC
中断
异常处理
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
空间控制技术与应用
双月刊
1674-1579
11-5664/V
大16开
北京市2729信箱
1975
chi
出版文献量(篇)
985
总下载数(次)
2
总被引数(次)
3306
论文1v1指导