基于FPGA的时序优化中值滤波算法研究

• 作者: 刘文超 吕召锐 王正家 钱峰
• 来源期刊: 电子器件
• 学科: 工学
• 关键词: 现场可编程门阵列 中值滤波 时序优化 比较器 多拍处理
• 年，卷（期）: 2020,（6）
• 页码范围: 1374-1378
• 页数: 5页
• 分类号: TP391
• 语种: 中文
• DOI: 10.3969/j.issn.1005-9490.2020.06.034

摘要

针对现场可编程门阵列(FPGA)实现图像中值滤波处理时,面临着提高FPGA运行时钟频率和优化硬件资源相冲突的问题,提出一种时序优化中值滤波算法.该算法先通过二输入比较器级联模块代替三输入比较器模块,实现数据多拍处理,减少算法的硬件时序迟滞,提高算法在FPGA上的运行时钟频率.接着使用极值比较器模块对算法的并行运算流程进行优化,节省硬件资源,缩短算法耗时.仿真结果表明:对3?3滤波器,算法8个时钟周期后输出首个中值,后续每个时钟周期输出1个中值,理论稳定运行的最高时钟频率为231.2 MHz.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	刘文超		21	58	4.0	7.0
2	王正家		10	13	2.0	3.0
3	钱峰		6	0	0.0	0.0
4	吕召锐		1	0	0.0	0.0