作者:
基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
论文基于业界主流的布局布线工具,针对高性能CPU核的物理设计,提出了一种提升频率和降低功耗的物理设计方法.在面积约束不变的情况下,采用论文所提的物理设计方法可将CPU核的频率在原有设计基础上提升10%;或者保持频率不变将CPU核的功耗降低20%.
推荐文章
一种高性能低功耗直接数字频率合成器的设计
直接数字频率合成器
分段泰勒二阶近似
低功耗
高性能的图像无损压缩知识产权核设计
图像无损压缩
知识产权核
超大规模集成电路
离散小波变换
高性能LS-DSP的逻辑设计与低功耗设计
数据路径
ALU
乘法器
地址产生器
总线低功耗
海明距离
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 高性能CPU核频率提升和功耗优化物理设计方法
来源期刊 计算机与数字工程 学科 物理学
关键词 布局布线 物理设计 频率 功耗
年,卷(期) 2020,(11) 所属期刊栏目 信息处理与网络安全
研究方向 页码范围 2677-2679,2764
页数 4页 分类号 O41
字数 语种 中文
DOI 10.3969/j.issn.1672-9722.2020.11.027
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 何小威 2 1 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (8)
共引文献  (3)
参考文献  (6)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
1999(1)
  • 参考文献(0)
  • 二级参考文献(1)
2002(1)
  • 参考文献(0)
  • 二级参考文献(1)
2005(2)
  • 参考文献(0)
  • 二级参考文献(2)
2006(1)
  • 参考文献(0)
  • 二级参考文献(1)
2007(1)
  • 参考文献(1)
  • 二级参考文献(0)
2008(1)
  • 参考文献(0)
  • 二级参考文献(1)
2009(1)
  • 参考文献(0)
  • 二级参考文献(1)
2010(1)
  • 参考文献(1)
  • 二级参考文献(0)
2011(1)
  • 参考文献(1)
  • 二级参考文献(0)
2014(1)
  • 参考文献(0)
  • 二级参考文献(1)
2016(2)
  • 参考文献(2)
  • 二级参考文献(0)
2017(1)
  • 参考文献(1)
  • 二级参考文献(0)
2020(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
布局布线
物理设计
频率
功耗
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
计算机与数字工程
月刊
1672-9722
42-1372/TP
大16开
武汉市东湖新技术开发区凤凰产业园藏龙北路1号
1973
chi
出版文献量(篇)
9945
总下载数(次)
28
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导