嵌入式CPU设计中Cache性能的全局优化

• 作者: 谢满德
• 来源期刊: 微电子学与计算机
• 关键词: 嵌入式CPU Cache 编译 数据变换 索引
• 年，卷（期）: 2005,（2）
• 页码范围: 143-147
• 页数: 5页
• 分类号: TP35
• 语种: 中文
• DOI: 10.3969/j.issn.1000-7180.2005.02.039

摘要

论文针对嵌入式CPU设计方法的特点,提出了两个层次的Cache全局性能优化方法.一个是应用程序层次,即基于编译技术的以循环和数据变换理论为基础的优化数据位置的全局优化方法;另一个是系统层次,即优化Cache索引的全局优化方法.这些方法对嵌入式CPU的设计具有重要的指导作用,能有效地提高嵌入式系统的整体性能.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	谢满德	浙江工商大学计算机与信息工程学院	18	25	3.0	4.0