嵌入式SRAM MBIST优化设计研究

• 作者: 刘诗斌 喻贤坤 姜爽 郭晨光
• 来源期刊: 微电子学与计算机
• 关键词: SRAM MBIST 三单元耦合故障 测试成本 测试覆盖率
• 年，卷（期）: 2020,（8）
• 页码范围: 37-42
• 页数: 6页
• 分类号: TN4
• 语种: 中文

摘要

随着制造工艺的进步和SoC功能的日益丰富,现代SoC大多会集成大量不同种类的嵌入式SRAM,三单元耦合故障对电路的影响开始加深.传统MBIST通常基于EDA工具直接实现,以检测单、双单元故障为主,无法全面覆盖三单元耦合故障,应用于现代SoC时还面临测试开销过大,测试覆盖率低等问题.通过提出一种针对三单元耦合故障,以及基于嵌入式SRAM的大小、类型、数量和版图布局的精细化MBIST优化设计方法,实现了SoC芯片面积和测试时间的平衡和优化,降低了测试成本并提升了测试覆盖率.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	刘诗斌	西北工业大学电子信息学院	84	743	15.0	22.0
2	姜爽	西北工业大学电子信息学院	1	0	0.0	0.0
6	郭晨光	西北工业大学电子信息学院	1	0	0.0	0.0
10	喻贤坤		2	3	1.0	1.0