嵌入式CPU指令Cache的设计与实现

• 作者: 张辉 赖兆磬 陈祖希
• 来源期刊: 科技与创新
• 关键词: FPGA 高速缓存 直接映射 先进先出
• 年，卷（期）: 2008,（35）
• 所属期刊栏目: 嵌入式系统应用
• 页码范围: 20-22
• 页数: 3页
• 分类号: TP332.3
• 语种: 中文
• DOI: 10.3969/j.issn.1008-0570.2008.35.008

摘要

针对嵌入式CPU指令处理速度与存储器指令存取速度不匹配问题,本文基于FPGA设计并实现了可以有效解决这一问题的指令Cache.根据嵌入式五级流水线CPU特性,所设计指令Cache的地址映射方式采用需要资源较少的直接映射(Direct Mapping),替换算法采用速度较快的先进先出(FIFO);使用VHDL实现指令Cache;对所设计指令Cache进行功能仿真和时序仿真并给出功能仿真结果.仿真结果表明了所设计指令Cache的有效性.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	陈祖希	桂林电子科技大学信息科技学院	6	27	4.0	5.0
2	赖兆磬	桂林电子科技大学计算机与控制学院	4	14	3.0	3.0
3	张辉	桂林电子科技大学计算机与控制学院	5	14	3.0	3.0