一种并行指令Cache的设计与实现

• 作者: 刘宗林 唐涛 马卓 鲁建壮
• 来源期刊: 微电子学与计算机
• 关键词: X86结构 指令Cache TLB 替换策略
• 年，卷（期）: 2007,（12）
• 页码范围: 147-149
• 页数: 3页
• 分类号: TP391
• 语种: 中文
• DOI: 10.3969/j.issn.1000-7180.2007.12.042

摘要

为提高通用微处理器的执行效率,研究了高性能指令Cache的体系结构和设计方法.设计了高速并行指令Cache的系统架构,将Cache体访问与线形地址到物理地址的地址转换并行操作,成功实现一个时钟周期内完成地址转换和指令读出的设计目标.详细设计了Cache体和TLB的逻辑结构,并对相关设计参数进行了精心规划,并在设计中采用了奇偶校验逻辑增加了芯片的可靠性.此结构应用于JX微处理器流片成功,并工作可靠正确.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	马卓	国防科技大学计算机学院	12	47	4.0	5.0
2	刘宗林	国防科技大学计算机学院	10	180	5.0	10.0
3	鲁建壮	国防科技大学计算机学院	5	32	3.0	5.0
4	唐涛	国防科技大学计算机学院	12	75	5.0	8.0