多线程非阻塞指令Cache设计

• 作者: 桑红石 胡孔阳 陈鹏
• 来源期刊: 微电子学与计算机
• 关键词: 多线程 非阻塞 Cache SystemVerilog仿真模型
• 年，卷（期）: 2012,（5）
• 页码范围: 143-147
• 分类号: TP338.6
• 语种: 中文

摘要

非阻塞Cache是指Cache在等待预取数据返回时，还能继续提供指令和数据．首先分析了多线程非阻塞Cache的处理器需求，然后提出其时序要求和一种实现方案．利用SystemVerilog对该方案进行RTL级建模和性能评估．仿真结果表明，该方案可以很好地应用于多线程、乱序执行处理器的指令引擎设计之中．