应用预取策略的行缓冲指令Cache设计

• 作者: 于立新 李伟立
• 来源期刊: 微电子学与计算机
• 关键词: 行缓冲 预取 性能
• 年，卷（期）: 2011,（1）
• 页码范围: 38-41
• 分类号: TP302.8
• 语种: 中文

摘要

行缓冲是一种有效的低功耗方案,但其极大地降低了处理器的运算性能.设计并实现了使用预取策略的行缓冲Cache,使用一个缓冲行来预取存储在L1 Cache中的指令,从而降低了行缓冲结构中由于容量缺失而造成的流水线停顿,提升了处理器的运算性能.以Leon2的VHDL模型为试验环境进行了验证,带有预取策略的行缓冲结构较原来的结构平均提升了12.4%.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	于立新		17	133	7.0	10.0
2	李伟立		1	5	1.0	1.0