高性能微处理器中采用多种预取技术的指令Cache设计

• 作者: 周宏伟 张民选
• 来源期刊: 计算机工程与科学
• 学科: 工学
• 关键词: 预取 显性指令并行计算 指令Cache设计
• 年，卷（期）: 2004,（11）
• 所属期刊栏目: 研究与实现
• 页码范围: 103-105
• 页数: 3页
• 分类号: TP303
• 字数: 2935字
• 语种: 中文
• DOI: 10.3969/j.issn.1007-130X.2004.11.029

摘要

本文分析了传统的指令预取技术,并结合显性指令并行计算(EPIC)体系结构,研究了基于编译器与处理器通信的新的指令预取技术,提出了一种支持多种预取技术的L1指令Cache设计方案.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张民选	国防科技大学计算机学院	71	251	8.0	12.0
2	周宏伟	国防科技大学计算机学院	16	31	3.0	4.0