面向低抖动GPU像素Cache的像素写合并缓冲技术

• 作者: 张淑 张骏 王维 田泽 许宏杰 郑新建
• 来源期刊: 微电子学与计算机
• 关键词: Cache抖动 像素缓冲 数据合并 图形处理器
• 年，卷（期）: 2019,（7）
• 页码范围: 93-97
• 页数: 5页
• 分类号: TP391.4
• 语种: 中文

摘要

图形处理器像素Cache访问时抖动发生频繁,很大程度的影响了图形处理器的性能.通过研究图形处理器中多数据流处理的并行化特征,提出了一种像素写合并缓冲技术,在数据写入像素Cache前,根据地址对像素进行合并后再对Cache进行访问,能够减少对Cache的访问次数,降低Cache抖动,提高Cache性能.使用写合并缓冲技术能将Cache抖动平均降低60％,最大降低70％,测试表明像素Cache的写合并缓冲技术能够降低Cache的抖动,非常适用于嵌入式图形处理器像素Cache的设计.