一种面向写穿透Cache的写合并设计及验证

• 作者: 张斌 李国辉 梅魁志
• 来源期刊: 西安交通大学学报
• 关键词: 写穿透 写合并 处理器 同步读写存储器 读写效率
• 年，卷（期）: 2010,（4）
• 页码范围: 1-4
• 页数: 4页
• 分类号: TP302
• 语种: 中文

摘要

为了利用片上缓冲技术来提高处理器应用性能,提出一种面向写穿透Cache的写合并设计方法.使用同步动态随机存储器(SDRAM)的单个写方式和片上写缓冲器,对SDRAM一行内的局部数据采用写合并策略,由此提高了外部存储的访问效率,同时给出了连续和单个Cache读写的缓存与内存的数据一致性策略.在寄存器传输语言(RTL)仿真环境下使用mp3解码对Leon2处理器进行数据测试,结果表明:在缓冲区优化为3行8列的参数下,SDRAM每次行开启平均进行7.8个字的写入操作,外存的读写效率由12%提高到19%;在TSMC 0.18μm工艺下,综合后面积为0.263 mm~2,流片后工作主频为100 MHz.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张斌	西安交通大学人工智能与机器人研究所	52	314	10.0	16.0
2	梅魁志	西安交通大学人工智能与机器人研究所	22	216	9.0	14.0
3	李国辉	西安交通大学人工智能与机器人研究所	4	15	2.0	3.0