嵌入式五级流水线CPU核的设计与实现

• 作者: 张辉 潘明 许勇 赖兆磬
• 来源期刊: 科技与创新
• 关键词: FPGA CPU核 数据通路 控制通路
• 年，卷（期）: 2008,（29）
• 所属期刊栏目: 嵌入式系统应用
• 页码范围: 32-34
• 页数: 3页
• 分类号: TP332.3
• 语种: 中文
• DOI: 10.3969/j.issn.1008-0570.2008.29.012

摘要

本文基于FPGA平台设计并实现了一种嵌入式16位RISC CPU核.以MIPS CPU指令集为参考,完成指令集设计;对指令处理过程进行抽象,把指令分成取指、译码、执行、访存、写回五级流水处理,根据处理过程所需要的元件构建五级数据通路:针对流水线处理产生的数据相关构建旁路通路;根据五级数据通路及旁路通路所需要的协调信号构建控制通路;把数据通路和控制通路融合成CPU核.采用VHDL实现CPU核;在CPU核上运行测试程序,并给出仿真结果;在FPGA平台上对CPU核进行验证.结果表明了所设计CPU核的有效性.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	赖兆磬	桂林电子科技大学计算机与控制学院	4	14	3.0	3.0
2	张辉	桂林电子科技大学计算机与控制学院	5	14	3.0	3.0
3	许勇	桂林电子科技大学计算机与控制学院	81	464	11.0	15.0
4	潘明	桂林电子科技大学计算机与控制学院	44	285	8.0	13.0