基于FPGA流水线CPU控制器的设计与实现

• 作者: PAN Ming 张辉 赖兆磬
• 来源期刊: 科技与创新
• 关键词: FPGA 硬布线 流水线 数据相关 旁路
• 年，卷（期）: 2008,（20）
• 所属期刊栏目: PLD CPLD FPGA应用
• 页码范围: 233-235
• 页数: 3页
• 分类号: TP332.3
• 语种: 中文
• DOI: 10.3969/j.issn.1008-0570.2008.20.093

摘要

针对MIPS CPU流水线工作过程产生的数据相关,本文基于FPGA设计并实现了一种能有效解决数据相关的硬布线控制器.基于旁路方法,在控制器中对译码段、执行段和访存段进行有效的检测,并将检测信号合成为旁路控制信号,然后由旁路模块实现数据前推功能;使用VHDL实现控制器的设计;在FPGA平台上对控制器进行仿真验证,并给出CPU测试程序的仿真结果.结果表明:所设计的控制器能有效协调流水段工作,解决由数据相关产生的断流问题.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	赖兆磬	桂林电子科技大学计算机与控制学院	4	14	3.0	3.0
2	张辉	桂林电子科技大学计算机与控制学院	5	14	3.0	3.0
3	PAN Ming	桂林电子科技大学计算机与控制学院	1	4	1.0	1.0