基于 FPGA的六级流水线 MIPS处理器设计

• 作者: 孙巧稚 施慧彬
• 来源期刊: 微电子学与计算机
• 关键词: MIPS 流水线处理器 冲突 FPGA
• 年，卷（期）: 2015,（4）
• 页码范围: 31-34,39
• 页数: 5页
• 分类号: TN402
• 语种: 中文

摘要

设计出了一种兼容M IPS指令集的32位六级流水线嵌入式处理器．六级流水线的划分平衡了各个阶段的任务．并详细介绍了数据冲突和控制冲突的解决方法．该处理器使用 FPGA 实现，在DE2芯片上的运行时钟频率可达81．7 M Hz ．最后给出了设计的综合结果，并对该设计进行了软件仿真和硬件验证．

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	施慧彬	南京航空航天大学计算机科学与技术学院	26	100	5.0	8.0
2	孙巧稚	南京航空航天大学计算机科学与技术学院	2	3	1.0	1.0