基于FPGA的有限域NTT算法设计与实现

• 作者: 孙玲 谢星 韩赛飞 黄新明
• 来源期刊: 现代电子技术
• 关键词: 有限域NTT算法 FPGA平台 全同态加密 大数乘法 并行处理 运行速度比较
• 年，卷（期）: 2020,（9）
• 所属期刊栏目: 网络与信息安全
• 页码范围: 79-82
• 页数: 4页
• 分类号: TN915.08-34
• 语种: 中文
• DOI: 10.16652/j.issn.1004-373x.2020.09.019

摘要

大数乘法是公钥加密系统中最为核心的模块,同时,也是RSA、全同态等加密方案里最耗时的模块,因此,快速实现大数乘法是急需解决的问题.64K点有限域NTT作为大数乘法器的关键组件,文中采用并行架构实现NTT的运算,运算中基本采用加法和移位操作,以保证实现大量的并行处理,提高了处理速度.该组件在Stratix-V FPGA上得到了实现,工作在123.78 MHz频率下,运行结果表明,在FPGA上的效率是CPU上运行速度的60倍.运行结果与GMP运算库进行比较,验证了有限域64K点NTT算法的正确性.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	孙玲	南通大学电子信息学院	68	237	8.0	11.0
2	黄新明	南通大学电子信息学院	6	15	2.0	3.0
3	谢星	南通大学杏林学院	13	21	2.0	3.0
12	韩赛飞	南通大学电子信息学院	6	15	2.0	3.0