基于VHDL的分频器设计方案探讨

• 作者: 程佳佳
• 来源期刊: 电子制作
• 关键词: VHDL 分频器 计数器 占空比 FPGA/CPLD
• 年，卷（期）: 2020,（22）
• 所属期刊栏目: 电子科技
• 页码范围: 10-12
• 页数: 3页
• 语种: 中文

摘要

分频器是数字系统设计和许多电子设备中的基本电路单元.根据不同场合及要求,会对分频比、占空比等有不同的要求.而VHDL语言作为一种硬件描述语言,具有强大的行为描述能力;采用VHDL语言设计分频器电路可以在消耗较少的逻辑单元实现对时钟的分频操作,具有成本低、可编程、可移植的优点.因此本文作者利用VHDL语言拟定了几种分频器设计方案以供VHDL初学者借鉴.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	程佳佳		7	1	1.0	1.0