基于FPGA 加速的低功耗的MobileNetV2网络识别系统

• 作者: 孙小坚 林瑞全 方子卿 马驰 福州大学电气工程与自动化学院
• 来源期刊: 计算机测量与控制
• 学科: 工学
• 关键词: 硬件加速 量化感知训练 MobileNet 并行计算 流水线结构
• 年，卷（期）: 2023,（5）
• 所属期刊栏目: 设计与应用
• 页码范围: 221-227,234
• 页数: 8页
• 语种: 中文
• DOI: 10.16526/j.cnki.11-4762/tp.2023.05.033

摘要

近年来，卷积神经网络由于其出色的性能被广泛应用在各个领域，如图像识别、语音识别与翻译和自动驾驶等；但是传统卷积神经网络(CNN,convolutional neural network)存在参数多，计算量大，部署在CPU与GPU上推理速度慢、功耗大的问题；针对上述问题，采用量化感知训练(QAT,quantization aware training)的方式在保证图像分类准确率的前提下，将网络参数总量压缩为原网络的1/4;将网络权重全部部署在FPGA的片内资源上，克服了片外存储带宽的限制，减少了访问片外存储资源带来的功耗；在MobileNetV2网络的层内以及相邻的点卷积层之间提出一种协同配合的流水线结构，极大地提高了网络的实时性；提出一种存储器与数据读取的优化策略，根据并行度调整数据的存储排列方式及读取顺序，进一步节约了片内BRAM资源。最终在Xilinx的Virtex-7 VC707开发板上实现了一套性能优、功耗小的轻量级卷积神经网络MobileNetV2识别系统，200 MHz时钟下达到了170.06 GOP/s的吞吐量，功耗仅为6.13 W,能耗比达到了27.74 GOP/s/W,是CPU的92倍，GPU的25倍，性能较其他实现有明显的优势。