文献搜索-钛学术文献服务平台

刊名：微电子学与计算机

发表时间：2017-03-01

摘要:

针对多路径路由片上网络(Network on Chip, NoC)数据传输时互连线自翻转产生的功耗,采用总线翻转(BI)编码算法和格雷码编码组成联合编码.根据虫孔路由NoC数据包的特性,对BI编码算法做一定的改进.通过对数据分组分别编码以及将冗余标志放置在数据包中的高位计数标志上的方式,在不添加冗余线的同时降低翻转率.同时引入格雷码编码,对数据包中的连续变化微片计数和数据包计数位进行编码.实验结果表明,这种联合编码的方式能够有效降低NoC的功耗.

微电子学片上网络多路径路由:低功耗编码

下载 0

被引 0

 获取原文

2.【专利】面向功耗温度的动静态相结合的NoC实时监测配置电路

发明人：杜高明马世碧李向阳张多利宋宇鲲尹勇生

申请人：合肥工业大学

公开时间：2017-03-15

摘要:

本发明公开了一种面向功耗温度的动静态相结合的NoC实时监测配置电路，其特征是包括：下行模块、定时模块、配置模块、收集模块、X个下行打包模块、(X×Y)个监测模块、上行模块、DDR用户接口模块。本发明能动态地监测并收集各个通讯节点的通讯量，动态地配置NoC各个通讯节点的通讯任务，从而保证NoC各个通信节点的通讯量均衡，避免因NoC局部通讯量过大而产生的局部“热点”，进而提高NoC的整体性能。

下载 0

3.【专利】一种应用于片上网络的低功耗联合的编解码电路及其编解码方法

发明人：杜高明马世碧张多利宋宇鲲李向阳尹勇生

申请人：合肥工业大学

公开时间：2016-10-26

摘要:

本发明公开了一种应用于片上网络的低功耗联合的编解码电路及其编解码方法，其特征是，在源节点的输入端设置有编码电路，在目的节点的输出端设置有解码电路；编码电路包括：编码判断拆分模块、四个汉明距离计算模块、四个数据翻转模块、格雷码编码模块、数据编码打包模块；解码电路包括：解码判断拆分模块、四个数据反翻转模块、格雷码解码模块、数据解码打包模块。本发明能降低传输数据的翻转率，从而降低整个片上网络的功耗，并保证数据传输的正确性。

下载 0

4.【专利】一种基于HEVC的低周期CABAC解码器及其解码方法

发明人：杜高明刘冠宇马世碧张多利宋宇鲲王晓蕾尹勇生

申请人：合肥工业大学

公开时间：2018-06-29

摘要:

本发明公开一种基于HEVC的低周期CABAC解码电路及其解码方法，包括：码流缓冲模块、上下文初始化模块、上下文存储模块、上下文索引生成模块、总控模块、算术解码模块、反二值化模块；所述总控模块包括：解码状态控制模块和残差预测模块；所述算术解码模块包括：常规算术解码模块、旁路算术解码模块。本发明能减少最后一个非零系数位置坐标的扫描周期和两种状态机之间频繁跳转产生的时钟周期，进而提高CABAC熵解码器的时钟利用率，从而提高解码器的速度，并保证解码数据的正确性。

下载 0

5.【专利】一种基于HEVC的低周期CABAC解码器及其解码方法

发明人：杜高明刘冠宇马世碧张多利宋宇鲲王晓蕾尹勇生

申请人：合肥工大先行微电子技术有限公司

公开时间：2020-03-17

摘要:

本发明公开一种基于HEVC的低周期CABAC解码电路及其解码方法，包括：码流缓冲模块、上下文初始化模块、上下文存储模块、上下文索引生成模块、总控模块、算术解码模块、反二值化模块；所述总控模块包括：解码状态控制模块和残差预测模块；所述算术解码模块包括：常规算术解码模块、旁路算术解码模块。本发明能减少最后一个非零系数位置坐标的扫描周期和两种状态机之间频繁跳转产生的时钟周期，进而提高CABAC熵解码器的时钟利用率，从而提高解码器的速度，并保证解码数据的正确性。

下载 0

文献类型

学科分类

核心收录

年份

来源