MOS门电路测试过程中功率损耗最小化

• 作者: 闫林
• 来源期刊: 微电子学与计算机
• 关键词: MOS门 功率损耗 测试码生成 输出翻转
• 年，卷（期）: 2000,（2）
• 所属期刊栏目: 微电子技术
• 页码范围: 39-41
• 页数: 3页
• 分类号: TP3
• 语种: 中文
• DOI: 10.3969/j.issn.1000-7180.2000.02.011

摘要

MOS逻辑门电路的功率损耗与其门电路的输出翻转成正比.在测试过程中,输出节点反转速率远高于正常使用时,很容易造成电路损坏.因此,在测试过程中减少逻辑门输出翻转速率具有重要意义.文章提出减少MOS门输出翻转速率的一些方法,有助于有效解决这一问题.该方法具有实现简单、编程方便等优点.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	闫林	广东中山学院电子系	1	1	1.0	1.0