RTL综合中基本时序逻辑元件的综合方法研究

• 作者: 刘明业 袁媛 谢巍
• 来源期刊: 计算机辅助设计与图形学学报
• 学科: 工学
• 关键词: RTL综合 VHDL描述 格式判别 锁存器 触发器
• 年，卷（期）: 2001,（9）
• 所属期刊栏目: 电子设计自动化
• 页码范围: 855-859
• 页数: 5页
• 分类号: TP229
• 字数: 4388字
• 语种: 中文
• DOI: 10.3321/j.issn:1003-9775.2001.09.018

摘要

锁存器与触发器的综合是RTL综合中时序逻辑综合子系统的主要研究问题之一,不同的RTL时序电路描述综合出的元件各不相同.文中从VHDL语言的RTL描述特征入手,研究了RTL综合中锁存器与触发器的综合方法,阐述了采用锁存器及触发器的各种不同情况,同时说明如何才能正确地区分锁存器及触发器.文章最后的实验结果验证了该方法.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	刘明业	北京理工大学ASIC研究所	63	561	13.0	19.0
2	袁媛	北京理工大学ASIC研究所	6	34	4.0	5.0
3	谢巍	北京理工大学ASIC研究所	8	42	4.0	6.0