自动提取RTL级集成电路时序信息

• 作者: 沈理 高燕
• 来源期刊: 微电子学与计算机
• 关键词: 高层次测试 硬件描述语言 时序信息
• 年，卷（期）: 2003,（6）
• 所属期刊栏目: 微电子技术
• 页码范围: 1-3
• 页数: 3页
• 分类号: TN4
• 语种: 中文
• DOI: 10.3969/j.issn.1000-7180.2003.06.001

摘要

文章以Verilog硬件描述语言描述的电路为研究对象,给出RTL级集成电路的静态时序深度和动态时序深度概念.从静态、动态两方面出发度量语句的执行效果和程序运行的时序关系,并实现了信息的自动提取,从而为高层次测试生成、设计验证提供了方便.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	高燕	中国科学院计算技术研究所	29	369	12.0	18.0
2	沈理	中国科学院计算技术研究所	18	233	9.0	15.0