CMOS集成电路的ESD设计技术

• 作者: 于宗光
• 来源期刊: 电子产品可靠性与环境试验
• 关键词: 互补金属氧化物半导体 集成电路 静电放电 技术 设计
• 年，卷（期）: 2001,（2）
• 所属期刊栏目: 可靠性设计
• 页码范围: 16-21
• 页数: 6页
• 分类号: TN432
• 语种: 中文
• DOI: 10.3969/j.issn.1672-5468.2001.02.004

摘要

首先论述了CMOS集成电路ESD保护的必要性,接着介绍了CMOS集成电路ESD保护的各种设计技术.包括电流分流技术、电压箝位技术、电流均衡技术、ESD设计规则、ESD注入掩膜等.采用适当的ESD保护技术,0.8μmCMOS集成电路的ESD能力可以达到3 000V.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	于宗光		7	99	5.0	7.0