集成电路抗ESD设计中的TLP测试技术

• 作者: 师谦 罗宏伟
• 来源期刊: 电子产品可靠性与环境试验
• 关键词: 静电放电 传输线脉冲 测试技术 人体模型
• 年，卷（期）: 2003,（4）
• 所属期刊栏目: 测试技术
• 页码范围: 44-46
• 页数: 3页
• 分类号: TN407
• 语种: 中文
• DOI: 10.3969/j.issn.1672-5468.2003.04.011

摘要

介绍了一种研究器件和电路结构在ESD期间新的特性测试方法--TLP法,该方法不仅可替代HBM测试,还能帮助电路设计师详细地分析器件和结构在ESD过程中的运行机制,有目的地进行器件ESD保护电路的设计,提高器件的抗ESD水平.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	罗宏伟	西安电子科技大学微电子研究所	8	63	5.0	7.0
5	师谦		11	110	7.0	10.0