RTL集成电路的时序深度

• 作者: 沈理 高燕
• 来源期刊: 同济大学学报(自然科学版)
• 学科: 工学
• 关键词: 高层次测试 硬件描述语言 时序深度
• 年，卷（期）: 2002,（10）
• 所属期刊栏目: 计算机科学与技术
• 页码范围: 1209-1214
• 页数: 6页
• 分类号: TP391.72
• 字数: 4739字
• 语种: 中文
• DOI: 10.3321/j.issn:0253-374X.2002.10.012

摘要

在高层次测试生成中,为了更好地利用高层次电路的结构信息,以Verilog硬件描述语言描述的电路为研究对象,提出寄存器传输级(RTL)集成电路的静态时序深度和动态时序深度概念.从静态、动态两方面出发度量语句的执行效果和程序运行的时序关系,并结合实例分析了二者在高层次测试生成中的应用.高层次行为信息的提取也将为高层次设计和验证提供方便.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	高燕	中国科学院计算技术研究所	29	369	12.0	18.0
2	沈理	中国科学院计算技术研究所	18	233	9.0	15.0