Verilog RTL模型

• 作者: 沈理
• 来源期刊: 同济大学学报(自然科学版)
• 学科: 工学
• 关键词: Verilog硬件描述语言 寄存器传输级模型 逻辑模拟 高层次测试
• 年，卷（期）: 2002,（10）
• 所属期刊栏目: 计算机科学与技术
• 页码范围: 1194-1198
• 页数: 5页
• 分类号: TP391.72
• 字数: 2888字
• 语种: 中文
• DOI: 10.3321/j.issn:0253-374X.2002.10.009

摘要

VLSI集成电路芯片测试技术正在向高层次测试推进.针对Verilog硬件描述语言,提出了一种在寄存器传输级(register transfer level,RTL)上的电路模型VRM. 该模型着重于实际应用,可输出文本格式文件,便于开发实用的RTL级故障模拟和RTL级测试生成等软件.基于该模型,还实现了一个简单的RTL逻辑模拟程序以验证VRM模型的可行性.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	沈理	中国科学院计算技术研究所	18	233	9.0	15.0