用Verilog硬件描述语言实现Viterbi译码

• 作者: 张绍军 王新智
• 来源期刊: 空军雷达学院学报
• 学科: 工学
• 关键词: 卷积码 Viterbi译码 硬件描述语言
• 年，卷（期）: 2002,（4）
• 页码范围: 61-63
• 页数: 3页
• 分类号: TP914.31
• 字数: 1963字
• 语种: 中文
• DOI: 10.3969/j.issn.1673-8691.2002.04.021

摘要

介绍了Viterbi译码的原理,并用Verilog硬件描述语言设计实现了Viterbi译码.实验表明,用这种硬件实现的Viterbi译码器译码速率高达40M,远比用软件实现Viterbi译码快.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王新智	空军雷达学院信息工程系	6	9	2.0	3.0
2	张绍军	国防科技大学电子科学与工程学院	2	72	2.0	2.0