用VHDL语言在CPLD/FPGA上实现浮点运算

• 作者: 周伟贤 易清明 沈明发 黄伟英
• 来源期刊: 暨南大学学报(自然科学与医学版)
• 学科: 工学
• 关键词: 超高速集成电路硬件描述语言VHDL 浮点运算 复杂可编程逻辑器件CPLD/FPGA现场可编程门阵列
• 年，卷（期）: 2002,（5）
• 页码范围: 19-24
• 页数: 6页
• 分类号: TN911.72
• 字数: 2383字
• 语种: 中文
• DOI: 10.3969/j.issn.1000-9965.2002.05.004

摘要

介绍了用VHDL语言在硬件芯片上实现浮点加/减法、浮点乘法运算的方法,并以Altera公司的FLX10K系列产品为硬件平台,以MaxplusⅡ为软件工具,实现了6点实序列浮点加/减法运算和浮点乘法运算.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	易清明	暨南大学电子工程系	65	288	9.0	13.0
2	黄伟英	暨南大学电子工程系	7	132	5.0	7.0
3	沈明发	暨南大学电子工程系	2	24	1.0	2.0
4	周伟贤	暨南大学电子工程系	2	31	2.0	2.0