作者:
基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
利用在FPGA上实现32位浮点加法、乘法运算模块,根据泰勒多项式进行VHDL程序的映射来逼近浮点正弦函数值,所有数据都是以IEEE-754 32位单精度标准来进行函数运算的.它能够兼容大多数的处理器,为在FPGA上实现含有正弦运算的混沌电路、滤波技术、语音图象处理等电路系统带来极大的方便.
推荐文章
基于FPGA的32位浮点FFT处理器的设计
数字信号处理
快速傅里叶变换
浮点加法器/减法器
浮点乘法器
分级流水
可编程门阵列
设计
80位浮点运算的编译实现与优化
80位浮点运算
IA-64体系结构
GCC编译器
优化
基于Verilog HDL语言的FPGA浮点数加减法运算的实现
浮点运算
Verilog HDL语言
现场可编程门阵列
仿真
基于FPGA的反正弦函数的实现
CORDIC
FPGA
反正弦函数
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种在FPGA上实现32位浮点正弦函数的运算
来源期刊 山东理工大学学报(自然科学版) 学科 工学
关键词 IEEE754标准 泰勒多项式 模块映射 归一化处理 数值仿真
年,卷(期) 2008,(3) 所属期刊栏目
研究方向 页码范围 93-96
页数 4页 分类号 TP332.2
字数 2870字 语种 中文
DOI 10.3969/j.issn.1672-6197.2008.03.023
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 徐伟 广东工业大学自动化学院 5 12 2.0 3.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (4)
共引文献  (13)
参考文献  (5)
节点文献
引证文献  (4)
同被引文献  (12)
二级引证文献  (8)
1998(1)
  • 参考文献(0)
  • 二级参考文献(1)
2001(2)
  • 参考文献(1)
  • 二级参考文献(1)
2003(2)
  • 参考文献(0)
  • 二级参考文献(2)
2004(1)
  • 参考文献(1)
  • 二级参考文献(0)
2006(2)
  • 参考文献(2)
  • 二级参考文献(0)
2007(1)
  • 参考文献(1)
  • 二级参考文献(0)
2008(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2009(2)
  • 引证文献(2)
  • 二级引证文献(0)
2010(1)
  • 引证文献(1)
  • 二级引证文献(0)
2013(1)
  • 引证文献(0)
  • 二级引证文献(1)
2014(1)
  • 引证文献(0)
  • 二级引证文献(1)
2015(2)
  • 引证文献(1)
  • 二级引证文献(1)
2016(1)
  • 引证文献(0)
  • 二级引证文献(1)
2017(2)
  • 引证文献(0)
  • 二级引证文献(2)
2018(1)
  • 引证文献(0)
  • 二级引证文献(1)
2019(1)
  • 引证文献(0)
  • 二级引证文献(1)
研究主题发展历程
节点文献
IEEE754标准
泰勒多项式
模块映射
归一化处理
数值仿真
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
山东理工大学学报(自然科学版)
双月刊
1672-6197
37-1412/N
大16开
山东省淄博市张周路12号
1985
chi
出版文献量(篇)
2724
总下载数(次)
4
总被引数(次)
12440
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导