一种新型的定点到浮点转换的全流水线FPGA实现

• 作者: 张益 罗金选 袁著
• 来源期刊: 微电子学与计算机
• 关键词: 定点数 浮点数 FPGA 流水线
• 年，卷（期）: 2012,（8）
• 页码范围: 179-184
• 分类号: TN402
• 语种: 中文

摘要

利用FPGA器件完全采用底层自主设计,实现定点数到浮点数的转换.提出了一种全新的实现方法,变对数为减法,通过占用1%的逻辑资源,实现3个时钟周期输出数据.避免了局限于使用IP core的束缚,为后续ASIC设计打下了基础.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	罗金选	电子科技大学电子科学技术研究院	2	4	2.0	2.0
2	袁著	电子科技大学电子科学技术研究院	6	19	2.0	4.0
3	张益	电子科技大学电子科学技术研究院	2	4	2.0	2.0