基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
本文所讨论的时钟计数器是一个工业控制计时芯片设计中的一部分.本芯片已经在无锡投片成功.这个时钟计数器可以从00年计时到99年.能选择24小时计数方式或12小时计数方式;可对二月进行闰年自动调整.此电路的新颖之处在于每个基本计数单元中加入了SRAM锁存器.通过对SRAM的控制可向计时器同步或异步置位,同时能使电路的稳定性增强.晶体管电路图用SpectreS模拟器进行晶体管级仿真,以验证电路的正确性.
推荐文章
108位前导0计数器的电路设计与优化
前导0设计理论
前导0电路设计
前导0电路优化
性能比较
一种新型混合信号时钟延时锁定环电路设计
延时锁定环(DLL)
电荷泵
数字鉴相器
压控延时线(VCDL)
基于Verilog语言的可预置加减计数器的设计
Verilog HDL
可逆计数器
ModelSim
可预置加减计数器
基于可编程计数器的时序逻辑电路设计
可编程计数器
二进制时序
非二进制时序
逻辑设计
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种新型时钟计数器的电路设计
来源期刊 计算机与数字工程 学科 工学
关键词 时钟计数器 电路仿真 集成电路设计
年,卷(期) 2003,(6) 所属期刊栏目
研究方向 页码范围 44-48
页数 5页 分类号 TN702
字数 2454字 语种 中文
DOI 10.3969/j.issn.1672-9722.2003.06.011
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 邹雪城 华中科技大学电子科学与技术系 310 2261 21.0 31.0
2 贾宇然 华中科技大学电子科学与技术系 5 13 2.0 3.0
3 应建华 华中科技大学电子科学与技术系 58 422 11.0 17.0
4 倪春波 华中科技大学电子科学与技术系 4 43 2.0 4.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (2)
节点文献
引证文献  (1)
同被引文献  (2)
二级引证文献  (0)
1991(1)
  • 参考文献(1)
  • 二级参考文献(0)
1998(1)
  • 参考文献(1)
  • 二级参考文献(0)
2003(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2019(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
时钟计数器
电路仿真
集成电路设计
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
计算机与数字工程
月刊
1672-9722
42-1372/TP
大16开
武汉市东湖新技术开发区凤凰产业园藏龙北路1号
1973
chi
出版文献量(篇)
9945
总下载数(次)
28
总被引数(次)
47579
论文1v1指导