基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
介绍了基于0.18 μm CMOS工艺的10 Gb/s时钟恢复电路的设计.核心电路采用预处理加简单锁相环的结构.模拟结果表明,该电路能工作在10 GHz频率上,输入信号峰值0.4 V时,同步范围可以达到270 MHz,总功耗210 mW.
推荐文章
2.5Gb/s0.35μm CMOS时钟恢复芯片
时钟恢复
锁相环
倍频器
CMOS
10Gb/s0.18μm CMOS工艺复接器设计
复接器
D锁存器
CMOS工艺
时钟偏差
CMOS2.5 Gb/s时钟恢复电路设计
光纤通信
同步数字体系
时钟恢复电路
CMOS
预处理
锁相环
10Gb/s0.18μm CMOS预处理芯片
预处理
CMOS
乘法器
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 10 Gb/s 0.18 μm CMOS时钟恢复芯片
来源期刊 电子器件 学科 工学
关键词 预处理 时钟恢复 CMOS
年,卷(期) 2003,(4) 所属期刊栏目
研究方向 页码范围 434-437
页数 4页 分类号 TN929.11
字数 1467字 语种 中文
DOI 10.3969/j.issn.1005-9490.2003.04.026
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 王志功 东南大学射频与光电集成电路研究所 342 2153 20.0 29.0
2 冯军 东南大学射频与光电集成电路研究所 77 348 9.0 12.0
3 王骏峰 东南大学射频与光电集成电路研究所 6 14 3.0 3.0
4 袁晟 东南大学射频与光电集成电路研究所 5 10 2.0 3.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (1)
节点文献
引证文献  (6)
同被引文献  (1)
二级引证文献  (9)
2000(1)
  • 参考文献(1)
  • 二级参考文献(0)
2003(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2004(1)
  • 引证文献(1)
  • 二级引证文献(0)
2006(2)
  • 引证文献(1)
  • 二级引证文献(1)
2007(2)
  • 引证文献(0)
  • 二级引证文献(2)
2008(3)
  • 引证文献(0)
  • 二级引证文献(3)
2009(4)
  • 引证文献(3)
  • 二级引证文献(1)
2010(1)
  • 引证文献(1)
  • 二级引证文献(0)
2014(1)
  • 引证文献(0)
  • 二级引证文献(1)
2017(1)
  • 引证文献(0)
  • 二级引证文献(1)
研究主题发展历程
节点文献
预处理
时钟恢复
CMOS
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电子器件
双月刊
1005-9490
32-1416/TN
大16开
南京市四牌楼2号
1978
chi
出版文献量(篇)
5460
总下载数(次)
21
总被引数(次)
27643
相关基金
国家高技术研究发展计划(863计划)
英文译名:The National High Technology Research and Development Program of China
官方网址:http://www.863.org.cn
项目类型:重点项目
学科类型:信息技术
论文1v1指导