时序快速收敛的区域约束式版图设计

• 作者: 姚庆栋 张明 韩晓霞
• 来源期刊: 浙江大学学报(工学版)
• 学科: 工学
• 关键词: 版图设计 时序收敛 深亚微米 区域约束 布局规划
• 年，卷（期）: 2004,（3）
• 所属期刊栏目: 电子、通信与自动控制技术
• 页码范围: 276-280
• 页数: 5页
• 分类号: TN47
• 字数: 3419字
• 语种: 中文
• DOI: 10.3785/j.issn.1008-973X.2004.03.005

摘要

针对深亚微米工艺下版图设计中存在的时序收敛问题,提出了一种区域约束的版图设计方法.通过布局规划将各模块约束在版图的特定区域内,提高逻辑综合阶段预估模块内局部互连线时延的准确性,同时优化模块间的全局互连线用布局布线工具以达到快速的时序收敛.针对50万门的ATSC-8VSB信道解码芯片,采用0.18 μm工艺在商用软件平台上对该方法进行了验证.实验结果表明,只需一次迭代就能实现时序收敛,芯片速度可达到150 MHz.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张明	浙江大学信息与通信工程研究所	91	722	15.0	22.0
2	姚庆栋	浙江大学信息与通信工程研究所	107	768	16.0	21.0
3	韩晓霞	浙江大学信息与通信工程研究所	9	38	4.0	6.0