一种深亚微米复杂芯片物理设计的时序收敛方法

• 作者: 梁利平 郑天华
• 来源期刊: 微电子学与计算机
• 关键词: 深亚微米 时序收敛 连线延时 串扰效应
• 年，卷（期）: 2013,（11）
• 页码范围: 139-142
• 页数: 4页
• 分类号: TN43
• 语种: 中文

摘要

深亚微米工艺下超大规模芯片的物理设计面临很多挑战，互连延时和串扰效应成为影响时序收敛的关键因素。文中介绍了一种采用二次综合、区域约束和串扰预防等措施实现渐进式时序收敛的方法。在65纳米工艺下，通过530万门多核DSP芯片设计验证了该方法。实例设计结果表明，这种方法可以有效地解决互连延时和串扰问题，实现复杂芯片的时序收敛。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	梁利平	中国科学院微电子研究所	47	126	7.0	9.0
2	郑天华	中国科学院微电子研究所	1	4	1.0	1.0