深亚微米SoC芯片物理设计中基于串扰的时序收敛方法

• 作者: 杨军 王丽英 罗岚
• 来源期刊: 微电子学与计算机
• 关键词: 深亚微米 串扰 时序收敛
• 年，卷（期）: 2006,（1）
• 页码范围: 85-88
• 页数: 4页
• 分类号: TN43
• 语种: 中文
• DOI: 10.3969/j.issn.1000-7180.2006.01.022

摘要

当芯片设计进入深亚微米,串扰效应引起大量的设计违规,尤其是对时序收敛产生很大的影响.实际上串扰对电路时序性能的影响非常难估计,它不仅取决于电路互联拓扑,而且还取决于连线上信号的动态特征.文章从串扰延时的产生原因开始分析,并提出了在0.18μm及以下工艺条件下对串扰延时进行预防,分析和修复的时序收敛方法.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	杨军	东南大学国家专用集成电路系统工程技术研究中心	210	2336	24.0	38.0
2	罗岚	东南大学国家专用集成电路系统工程技术研究中心	27	260	10.0	14.0
3	王丽英	东南大学国家专用集成电路系统工程技术研究中心	2	12	2.0	2.0