深亚微米SOC高压缩率EDT设计

• 作者: 吴赛 王豪才 薛耀国
• 来源期刊: 微电子学与计算机
• 关键词: 微电子技术 嵌入式测试 研究与设计 测试矢量压缩
• 年，卷（期）: 2006,（3）
• 页码范围: 139-142
• 页数: 4页
• 分类号: TN407
• 语种: 中文
• DOI: 10.3969/j.issn.1000-7180.2006.03.040

摘要

EDT(embedded deterministic test)是目前最有效的针对大规模片上系统的嵌入式测试方法,与常规基于ATPG的DFT(Design For Testability)技术相比较,可以在保持相同缺陷覆盖率的情况下,大幅度降低测试成本,缩短测试时间,EDT的关键技术是解压缩器的算法设计,本文研究基于环形发生器的解压缩器设计,它不会对系统的逻辑核进行任何改动,如插入新的测试点或带来新的逻辑不确定态,可以获得40倍以上的压缩率,而且全部设计是基于标准的扫描/ATPG技术,可以非常方便的在SOC(system on chip)设计环境中实现.在最后部分,我们研究了采用环形发生器解压缩器,在不同容量的SOC系统的EDT设计结果.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王豪才		53	681	13.0	24.0
2	吴赛		3	6	1.0	2.0
3	薛耀国		2	6	1.0	2.0